アレイ・アンテナを用いて電波の到来方向 が分かる

到来方向推定システムの基礎と実装例

Minseok Kim

これまでアレイ・アンテナを用いて所望の信号をうまく合成す る方法について説明した. しかし、実はこれ以外にもさまざま なアプリケーションがある、本章では、アレイ・アンテナを用 いた電波の到来方向推定法 (Direction of Arrival Estimat ion) について解説し、FPGAを用いた回路実装を紹介する.

(筆者)


電波の到来方向推定 (DOA Estimation)

最近,携帯電話が目覚ましい勢いで普及しています.し かし、建物の中などには電波の届かない場所が多く存在し、 対策としてリピータ(Repeater)と呼ばれる電波中継器を利 用している場合が多くあります.ここで,認可を受けてい ない違法なリピータが使用された場合、これらの放射する 不法電波がノイズとなり、携帯電話やそのほかの通信環境 を悪化させるとして問題となっています(図1).

このため,不法リピータを検出する装置として,複数の 地点において不法電波の到来方向(DOA: Direction of Arrival)を測定し、その位置が特定できるシステムがすで に開発されています.また,アレイ・アンテナを用いて推 定する手法もいろいろと検討されています.

携帯電話による緊急時の通報が増加しています、米国連 邦通信委員会(FCC)が緊急通話サービスの向上のため,緊 急時の携帯電話利用者の居場所を特定できる機能Enhanced 911(E-911)の制度化を行いました. 高精度の位置測定技術 が望まれていまず(1). やはりこの場合にも, アレイ・アン テナを用いた高精度の到来方向推定が重要な技術として認 識されています(図2).

さらに、図3のようにセルラ移動通信において、ユーザ 端末の到来方向情報を有効に利用することが考えられます. 例えば,所望ユーザの方向には送信電力を集中させ,ほか






図2 救急システムにおけるアレイ・アンテナの応用

KeyWord

図1 不法中継器の問題

電波の到来方向推定法,フーリエ変換,ビーム・フォーマ法,多重信号分離法,MUSIC,固有値分解

装例を簡単に紹介します.

1

App

2 2

App

3

3 **App**

4

のユーザ方向には指向性のヌルを形成することで干渉を低 減できます.搬送波周波数が上下回線で異なる周波数分割 複信(FDD: Frequency Division Duplex)において有効 な方法として知られています、到来方向情報は上下回線に おいて統計的に等しいことが分かっているので、上り回線 (移動端末 基地局)で推定した到来方向情報を下り回線 (基地局 移動端末)に用いることができます.ここでは, 伝搬路の変化に追いつけるように高速で,かつ,高精度の 到来方向推定処理が必要になります.

このように,電波を用いた無線局端末の位置推定は,そ のほかにもレーダ・システム、伝搬路同定システムから、 近年ではさまざまな無線通信システムやセンサ・ネット ワーク,コグニティブ無線まで,その応用が広がりつつあ るといえます.

アレイ・アンテナを用いた到来方向推定手法は、フーリ 工変換の原理に基づいています. 最も基本的な手法のビー ム・フォーマ法(Beamformer), 線形予測法(Linear Prediction)に基づく手法として Capon 法や最大エントロ ピ法, さらに, アレイ入力信号の相関行列の固有値展開に 基づく手法として多重信号分離法(以下MUSIC: Multiple Parameters via Rotational Invariance Techni ques)法 が考案されました.また,マルチパスの影響を受けやすい 環境にはチャネル特性のデータベース化による指紋法 (Finger Print)などが提案されています.

これについてもっと詳細な理論が知りたい方は,参考文 献2を参考にしてください.

本章では、アレイ・アンテナにおける到来方向推定法に ついて,その基礎原理を説明し,現在,最も幅広く利用さ

2. 到来方向を推定する方法

到来方向推定手法についてまともに説明しようとすると, 非常に専門的な話になってしまいます.ここでは,その原 理を直感的に捉えられるように,できる限り簡単におさら いをします.

れている多重信号分離法(MUSIC)について解説します.

また, FPGA を用いたハードウェア構成と信号処理部の実

アレイ・アンテナによる到来波の方向推定には,古い歴 史があります.指向性ビームによる空間走査を行うビー ム・フォーマ法が最も簡単な手法と知られています、ビー ム・フォーマ法は、一様励振アレイ・アンテナのメイン・ ローブ(主ビーム)を全方向に対して走査し,得られた電力 スペクトルから出力電力が大きくなる方向を探索する方法 です(2).


図4のように,重み係数をある角度 にするためには, 第2章の説明より以下のようにアレイ・ステアリング・ベ クトルに設定することで,メイン・ビームを角度 に向け ることができます.

$$\boldsymbol{\omega}(\theta) = \left[1, \exp\left(-j\frac{2\pi}{\lambda}d\sin\theta\right), \cdots \right]$$

$$\exp\left(-j\frac{2\pi}{\lambda}d(M-1)\sin\theta\right)^{T} \dots (1)$$


ここで,Mはアンテナ素子数,dはアンテナ素子間隔を 示します.このとき,アレイ出力は以下のようになります.

$$y(\theta) = \boldsymbol{\omega}^{\mathrm{H}}(\theta) \cdot x$$
(2)



(a) 移動通信における伝搬状況

図3 セルラ移動通信における到来方向推定の利用



(b) 到来方向から所望ユーザに電力を集中させることができる


ここで,xはアレイ入力信号ベクトル,記号 H は複素 共役転置を示します.正規化電力スペクトルは以下の式 で得られます.


$$P = \frac{E[y(\theta) \cdot y^{*}(\theta)]}{\boldsymbol{\omega}(\theta) \cdot \boldsymbol{\omega}^{H}(\theta)} \qquad (3)$$

ここで,記号*は共役を示します.

ビーム・フォーマ法は、空間領域でのフーリエ変換で関係付けられ、FFT(Fast Fourier Transform)を用いて高速処理が可能になります。このような電力検出方法では、理想的なビームはある角度に対するインパルス的な応答を持ちます。現実的には制限されたアレイ・アンテナ素子の数により、メイン・ローブ(メイン・ビーム)の半値幅が広くなります。また、サイド・ローブからも信号を受信してしまうため、一般に角度分解能が悪いことが知られています。しかし、システム的には安定に動作し、最も簡単に実現できることから、現在も幅広く用いられています(2)。

ディジタル制御が自由にできるようになってから,さまざまな手法が考案されてきました.その中で,MUSICや





(b)8素子アレイ・アンテナに+30 方向から入射されるときの電力スペクトル

図 4 ビーム・フォーマ法の原理

ESPRIT という部分空間法を用いる超高分解能手法が考案され,現在,最も注目されていまず(3),(4).

3. 多重信号分離法 (MUSIC アルゴリズム: MUltiple Signal Classification)

上記のようにビーム・フォーマ法では,メイン・ビームの半値幅によって角度分解能が決まるので,到来波の細かい分離はできません。MUSICアルゴリズムは,アレイ入力データから作成した自己相関行列の固有値展開により,信号部分空間と雑音部分空間に分離できます。それらがお互いに直交するという面白い性質を用いることで,超高分解能の到来信号の推定精度が実現できます。本章では少し専門的な話になりますが,その原理について簡略に説明します。

MUSIC アルゴリズムにおける信号処理は**図**5のようになります.アレイ・アンテナに入力された信号は,受信器で周波数変換と A-D 変換された複素ディジタル信号になります.各素子での雑音を含んだ受信信号ベクトルX(t)から以下のように自己相関行列を作成します.

$$\mathbf{R}_{XX} = E\left[\mathbf{X}(t) \cdot \mathbf{X}^{\mathrm{H}}(t)\right]$$
 (4)

ここで, $E[\cdot]$ は期待値を示します.この相関行列は,信号成分とノイズ成分として,以下のように分離して考えられます.信号ベクトルS(t)の相関行列を R_{SS} ,複素白色ガウス・ノイズをN(t)とすると,ノイズ相関行列はその分散値と単位行列から 2I となり, R_{XX} は以下のように変形できます.

$$R_{XX} = A \cdot E[S(t) \cdot S^{H}(t)] \cdot A^{H} + E[N(t) \cdot N^{H}(t)]$$

$$= A \cdot R_{SS} \cdot A^{H} + \sigma^{2} I \qquad(5)$$

実際に信号とノイズの分離は固有値分解により行われます. 一般に相関行列 R_{XX} は非不定値エルミート行列 (Positive Definite Hermitian Matrix)になり,固有値分解によりベクトル空間を次式のように信号部分空間とノイズ部分空間として分離できます.

$$\mathbf{R}_{XX} = \mathbf{U}_{S} \cdot \mathbf{\Lambda}_{S} \cdot \mathbf{U}_{S}^{H} + \mathbf{U}_{N} \cdot \mathbf{\Lambda}_{N} \cdot \mathbf{U}_{N}^{H} \qquad (6)$$

ここで U_S と U_N は、それぞれ信号とノイズの部分空間の固有ベクトルです. Λ_S は対角成分が実数の固有値 {

』)の対角行列で, L Λ_N は対角成分を ²とする対角行列になります. ノイズ 部分空間の固有ベクトルは,信号部分空間の固有ベクト ルと直交する性質があります.

全方向に対するステアリング・ベクトルとノイズ固有ベ クトルの内積を求めます.この値が角度スペクトルになり ます.直交する二つのベクトルの内積は0となるため,ス ペクトルの値が0になる角度を電波の到来角度とみなせま す.これは,鋭いヌルを利用することになり,高分解能の 推定が可能になるわけです、これがメイン・ビームの操作 によるビーム・フォーマ法とは大きく違う点です.

計算したスペクトルのスプリアスを抑えるために,一般 には複数のノイズ固有ベクトルを用いて同じ処理を行い、 スペクトルを平均化します.また,計算されたスペクトル 値の逆数をとることで、図5のようにヌル点が鋭いピーク として現れることになります. 図5のスペクトルは,4素 子アレイ・アンテナを用いて三つの信号の到来方向を推定 した結果となります.

4. 到来方向推定システム

ここで,横浜国立大学で試作された到来方向推定システ ムについて紹介しまず(5),(7). 推定手法は,複素数行列演 算を実数のみの演算に低減できる行列変換(ユニタリ変換 という)を用いたユニタリ MUSIC法です. MUSIC法は, 前述のように非常にシンプルな原理です.単純繰り返し処 理に適しているため, FPGA を用いた高速演算が可能と考 えられます.

● システムの構成

ディジタル信号処理回路は,大規模 FPGA(米国 Altera 社のStratix「EP1S40」)に実装しました.システムの構成 を図6に示します.ハードウェアは第2章で説明したもの と同じです. 到来方向推定における信号処理は, 相関行列 の計算,固有値分解処理,FFTによるスペクトル計算,ス ペクトル探索といった、大きく四つの処理プロセスに分け られます.

まず,8素子リニア・アレイ・アンテナから受信された RF 信号(5GHz)を,受信器で周波数変換し,A-Dコンバー タで直接サンプリング可能な低いIF 周波数(40MHz)にし ます . A-D コンバータによりサンプリングし , 12 ビットの




図5 MUSIC 法の概念的な計算フロー

ディジタル・データとして FPGA に入力します.この信号 は,再びFPGAで複素ベースバンド信号に変換され,複素 数の解析信号になります.

検波後の解析信号は一般にオーバサンプリングされてい るため,サンプル数を減らす必要があります、各素子から の信号をベクトルとして取り扱い、自己相関行列を作成し ます.ここで,内部処理は16ビットの固定小数点演算で行 われます、それから、相関行列の固有値展開を行い、雑音 固有ベクトルを計算します.

固有値展開は周期ヤコビ法(Cyclic Jacobi)を用いました(6). これはベクトル回転の単純な繰り返しのみで実装できます. ベクトル回転動作を並列化することが容易なため, FPGA 上の回路化にもっとも適しているように思われます. 角度 スペクトルの計算は、空間領域での FFT を用いることに より高速処理が可能です.そのスペクトル値に対して1次 元のピーク検索を行うことで, 到来角を推定するという構 成になります.

信号処理はA-D変換基板上のFPGAで行います、システ ム制御や外部インターフェースは, SH4 CPU上でNetBSD が動作する組み込み CPU 基板を使用しました (28).

● 信号処理の FPGA 実装

ここで,今回設計した信号処理部のFPGAへの実装につ いて簡略に説明します、誌面の関係で詳細な説明は省略し てしますが,興味のある方は参考文献を参照してください。

ユニタリ MUSIC 法における信号処理の流れを表1に示 します.第一ステップは,ユニタリ変換で入力信号を実数 化することです. それから相関行列を作成し, 平均処理を 行います、8素子のアレイの場合に実数の相関行列は

$$\mathbf{R}_{XX} = \begin{bmatrix} r_{11} & r_{12} & \cdots & r_{18} \\ r_{21} & r_{22} & \cdots & r_{28} \\ \vdots & \vdots & \ddots & \vdots \\ r_{81} & r_{82} & \cdots & r_{88} \end{bmatrix} \qquad (8)$$

のようになり, 各要素は次の式で計算されます.

$$r_{pp} = \frac{1}{N} \sum_{n=0}^{N-1} \left\{ x_{P,I}^{2}(n) + x_{P,Q}^{2}(n) \right\}$$

$$r_{pq} = \frac{1}{N} \sum_{n=0}^{N-1} \left\{ \left(x_{P,I}(n) x_{q,I}(n) - x_{p,Q}(n)_{q,Q}(n) \right) + j \left(X_{P,Q}(n) x_{q,I}(n) + x_{p,I}(n) x_{q,Q}(n) \right) \right\} \dots (9)$$




図6 FPGA 上にUnitary MUSIC アルゴリズムを実装したシ ステムのブロック図

表1 ユニタリ MUSIC における主 な演算

演算式	処理内容
$Y_i = Q^H X_i$	ベクトルに対してユニタリ変換を行う
$\boldsymbol{R}_{yy}(n) = \boldsymbol{\beta} \cdot \boldsymbol{R}_{yy}(n-1) + (1-\beta) \cdot \sum_{i=1}^{M} \text{Re} \left[Y_i(n) Y_i^{H}(n) \right]$	空間平均処理と時間平均処理を行う
$oldsymbol{E}_i = EVD\left[oldsymbol{R}_{yy} ight]$	CORDICを用いるCyclic Jacobi固有値分解を行う
$\sum_{i=L+1}^{K} \left DFT \{ \boldsymbol{Q} \cdot \boldsymbol{E}_{i} \} \right ^{2}$	ノイズ固有ベクトルのユニタリ逆変換, FFTによる角度スペクトル計算

App

aaA

3

リスト1に VHDL による記述を示します . 64 要素の中 . 対象性を用いて対角成分(r_{nn})の8要素と上三角成分(r_{na}) の28要素の乗算回路を並列で行うことになります.FPGA の専用乗算ブロックを用いることで, 高速な回路実装が可 能になります. 作成された相関行列を用いて, 固有値展開

を行います.


ハードウェア実装の容易なCyclic Jacobi 法を用いますが、 回路はCORDIC法により固定小数点演算が実現できまず(5). 固有値分解により得られたノイズ固有ベクトルを複素数に 戻して, その離散フーリエ変換により角度スペクトルを計

リスト1 8素子のアレイ入力信号から相関行列を計算する回路(corrxx.vhd)


```
-- INPUTs
                                                                    ti1(1 TO 8) <= i xi(1 TO 8);
       Compute Correlation Matrix
                                                                    tq1(1 TO 8) <= i xq(1 TO 8);
           corrxx.vhd
                                                                    unitarytr1 : unitarytr PORT MAP (clk, '1', reset,
-- Rxx = Real( Y*Hermitian(Y) )
                                                                 til, tql, yyil, yyql);
-- 16 Snapshots
-- 12bit Inputs, 16bits Outputs
                                                                LIBRARY IEEE;
USE IEEE.std_logic_1164.all;
                                                                 fixadd(fixmult(yyi1(j),yyi1(j),16),
USE IEEE.std_logic_ARITH.all;
                                                                                    fixmult(yyq1(j),yyq1(j),16)); -- r_jj
USE IEEE.std_logic_SIGNED.all;
                                                                    END GENERATE .
                                                                 loop_r_1j: FOR j IN 2 TO 8 GENERATE
USE work.util_package.ALL;
                                                                      rr(j+ 7)<=
ENTITY COTTXX IS
                                                                 fixadd(fixmult(yyi1(1),yyi1(j),16),
                                                                                    \label{eq:fixed_system} \texttt{fixmult(yyq1(1),yyq1(j),16)); -- r_1j}
  PORT (
                                                                    END GENERATE:
         : IN std logic;
   clk
                                                                 loop_r_2j: FOR j IN 3 TO 8 GENERATE
    clkx : IN std_logic;
                                                                      rr(j+13)<=
    ena : IN std logic:
                                                                 fixadd(fixmult(yyi1(2),yyi1(j),16),
    reset : IN std logic;
                                                                                   fixmult(yyq1(2),yyq1(j),16)); -- r_2j
    i xi : IN slv12ar; -- 12bits 4 array
                                                                    END GENERATE:
                                                                 loop_r_3j: FOR j IN 4 TO 8 GENERATE
    i_xq : IN slv12ar;
                                                                       rr(j+18)<=
          : OUT slv16ar36);
                                                                 fixadd(fixmult(yyi1(3),yyi1(j),16),
END ENTITY corrxx;
                                                                                    fixmult(yyq1(3),yyq1(j),16)); -- r_3j
                                                                    END GENERATE:
ARCHITECTURE rtl OF corrxx IS
                                                                 loop_r_4j: FOR j IN 5 TO 8 GENERATE
                                                                      rr(j+22)<=
  COMPONENT unitarytr IS
                                                                 fixadd(fixmult(yyi1(4),yyi1(j),16),
    PORT (
                                                                                    fixmult(yyq1(4),yyq1(j),16)); -- r_4j
      clk
           : IN std_logic;
                                                                    END GENERATE .
      ena : IN std_logic;
                                                                 loop_r_5j: FOR j IN 6 TO 8 GENERATE
                                                                      rr(j+25)<=
      reset : IN std logic;
                                                                 fixadd(fixmult(yyi1(5),yyi1(j),16),
      xi : IN slv12ar: -- 12 bits 3 arrav
                                                                                    \texttt{fixmult(yyq1(5),yyq1(j),16)); -- r_5j}
      xq : IN slv12ar:
                                                                    END GENERATE:
                                                                 loop_r_6j: FOR j IN 7 TO 8 GENERATE
                                                                       rr(j+27)<=
      yi : OUT slv12ar; -- 12 bits 3 array
      yq : OUT slv12ar);
                                                                 fixadd(fixmult(yyi1(6),yyi1(j),16),
                                                                                    fixmult(yyq1(6),yyq1(j),16)); -- r_6j
  END COMPONENT unitarytr;
                                                                     END GENERATE:
  COMPONENT boxcar IS
                                                                       rr(36)
                                                                 fixadd(fixmult(yyi1(7),yyi1(8),16),
              : IN std_logic;
      clk
                                                                                    fixmult(yyq1(7),yyq1(8),16)); -- r_78
             : IN std_logic;
      ena
              : IN std logic;
                                                                 loop0: FOR j IN 1 TO 36 GENERATE
              : IN std_logic_vector(15 downto 0);
                                                                    PROCESS (clk, ena, reset) IS
      y out
              : OUT std_logic_vector(15 downto 0));
                                                                      BEGIN
  END COMPONENT boxcar;
                                                                        IF reset = '1' THEN
                                                                          in r(j)
                                                                                      <= (OTHERS=>'0');
  COMPONENT iirupdate IS
                                                                         ELSIF clk'event AND clk = '1' THEN
    PORT (
                                                                          in_r(j)
                                                                                       <= rr(j);
                                                                        END IF:
      clk
              : IN std logic;
                                                                      END PROCESS;
              : IN std logic;
      reset
             : IN std_logic;
                                                                    END GENERATE: -- end loop0
      ena
              : IN std logic vector(15 downto 0);
      x in
               : OUT std_logic_vector(15 downto 0));
                                                                lpf loop0 : FOR i IN 1 TO 36 GENERATE
      y out
                                                                     lpfuu : iirupdate PORT MAP
  END COMPONENT iirupdate;
                                                                          (clk, reset, ena, in r(i), r(i));
                         : slv12ar;
  SIGNAL til, tql
                                                                    END GENERATE lpf_loop0;
  SIGNAL yyi1, yyq1
                        : slv12ar;
  SIGNAL yy1
  SIGNAL rr, in_r, reg_r : slv16ar36;
                                                                   END ARCHITECTURE rtl;
  SIGNAL mult_x, mult_y : slv16ar36;
  SIGNAL s
                           : std logic;
  BEGIN
```

ユニタリ MUSIC のFPGA 実装結果(準同期検波処理を含む)

アンテナ素子数	使用LE数
4素子 (空間平均処理付き)	12,007
4素子	12,995
8素子	29,472







(b)8素子アレイ・アンテナに2波が それぞれ - 5 と20 から到来する 場合の実験結果

図7 ユニタリ MUSIC 法で計算した角度スペクトルの実践

算します.フーリエ変換は FPGA ベンダ提供の IP (Intellectual Property)コアなどを用いれば手軽に実装で きます.この角度スペクトルからピーク点を検索すること で,到来方向が推定されます。

表2に Altera 社の Stratix(EP1S40)を用いて実装した結 果を示します. 並列処理をすることを考慮し実装面積はや や大きめとなりましたが,8チャネルの準同期検波を含め て8素子アレイ・アンテナの実装まで1チップに収まりま した.

図7(a)は吸収体により反射が抑えられる電波暗室におけ る実験の様子を示します.8素子アレイ・アンテナに-5。 と20°からそれぞれ2波が到来する場合の結果を**図**7(b)に 示します.到来方向が正しく推定されることが分かります.

● 終わりに

今回の特集は、最近の移動通信の動向や MIMO などで注 目を集めているアレイ・アンテナ信号処理技術の基礎原理 について専門外の人にも優しく解説し, FPGA を用いた実 装例も紹介しました. 少し専門的な話になってしまったと ころもありましたが、興味のある方はぜひ、参考文献を読 んで頂きたいと思います.

これまで1対1で扱われた情報が,複数のストリームで 伝送され,信号処理により合成されるようになりました. より高速かつ並列な処理が必要になってくる中, FPGA特 有の信号処理能力はとても魅力的であると思います.無線 通信分野における FPGA の活躍を期待したいと思います.

参考・引用*文献

- (1) 辻 宏之; アレーアンテナを用いた屋内外の無線局位置推定の実 験的検証,電子情報通信学会論文誌, vol. J90-B, no. 9, pp.784-
- (2) 菊間信良; アダプティブアンテナ技術, 2003年, オーム社.
- (3) R. Schmidt; "Multiple emitter location and signal parameter esti mation," IEEE Transactions on Antennas and Propagations, vol. 34, no. 3, pp. 276-280, March 1986.
- (4) R. Roy and T. Kailath; " ESPRIT Estimation of signal parameters via rotational invariance techniques, "IEEE Transactions on Acoustics", Speech, and Signal Processing, vol. ASSP-37, pp. 984-995, 1989.
- (5) Minseok Kim, Koichi Ichige and Hiroyuki Arai; "Implementa tion of FPGA based Fast Unitary MUSIC DOA Estimator, " IEICE Transactions on Electronics, Vol. E87-C, No. 9, pp.1485-1494, Sept. 2004.
- (6) Minseok Kim, Koichi Ichige and Hiroyuki Arai; "Design of Jacobi EVD processor based on CORDIC for DOA estimation with MUSIC algorithm," IEICE Transactions on Communications, Vol. E85-B , No.12, pp. 2648-2655 , Dec . 2002 .
- (7) Minseok Kim, Koichi Ichige and Hiroyuki Arai; "16-element DOA estimation system," IEICE Technical Report, SR2005-43, YRP, Japan, July 2005.
- (8) CPU board, ブレインズ, http://www.brains.co.jp/

Minseok Kim 東京工業大学